导读：
IBM和清华大学微电子所都是AMT在相变存储（PCM）领域的战略合作伙伴。近日，清华大学微电子所所长魏少军教授访问了IBM T.J. Watson研究中心并作相关学术报告，这将更加有利于三方在相变存储器应用于可重构计算项目的进一步深入合作。
应IBM公司T.J. Watson研究中心研究员、项目主管Qinghuang Lin博士的邀请，清华大学微纳电子学系主任、微电子所所长魏少军教授于2017年5月9日访问了位于美国纽约州Yorktown Heights的T.J. Watson研究中心，并作了题为“Reconfigurable Computing — Technologies, Challenges and Applications”的学术报告。
魏少军教授与IBM创始人Thomas J. Watson塑像合影
报告会由该中心副总裁、IBM Fellow、著名华人科学家陈自强（T.C.Chen）博士主持，该中心的数十位研究人员出席了报告会。魏少军教授在报告中详细介绍了清华大学微纳电子系可重构计算芯片技术研究团队在这一领域的研究积累和取得的研究成果，内容包括可重构计算芯片技术提出的背景和动因，可重构计算芯片的架构创新，关键技术问题、挑战及解决的途径，可重构计算芯片技术的应用等，引起了与会者的强烈兴趣。报告会提问踊跃、互动频繁。与会人员认为，魏少军教授及其团队提出的可重构计算芯片技术打破传统的研究方式，从应用入手，自顶向下开展计算架构的探索，是一项具有开创性的工作；可重构计算芯片技术通过软件实时、动态地定义芯片架构和功能，通过动态复用硬件来满足软件任务的不同需要，兼具高灵活性和高能效比，是具备世界一流水平的研究成果。此外，T.J. Watson的研究人员还表示，这一突破性的芯片技术将在多媒体、加密、安全、通用处理器、数据中心以及新兴的神经计算等方面大有用途。
会见在T.J.Watson研究中心工作的清华校友
报告会后，魏少军教授与该中心部分研究人员做了一对一的交流，并与在该中心工作的清华校友见面交谈。
可重构计算芯片技术是清华大学微纳电子系魏少军教授团队在过去10多年重点研究的前沿领域。分别得到了国家自然科学基金、863计划和清华大学信息技术国家实验室（筹）的支持，取得了一系列重要的技术突破。2014年获得教育部技术发明一等奖、2015年获国家技术发明二等奖、国家知识产权局和世界知识产权组织中国专利金奖。可重构计算芯片技术创新性地提出软件定义芯片的概念，改变了集成电路硅后功能不可变的固有特点，通过架构创新让芯片的架构和功能随软件变化而变化，实现了软硬件双编程，即使用者对软件编程，软件对硬件编程，从而让硬件适应软件的变化。该项技术已经引起Intel公司的高度重视，于2016年1月21日与清华大学、澜起科技签署协议共同开发融合可重构计算和X86架构技术的新型数据中心服务器CPU。2017年4月27日澜起科技、清华大学和Intel公司正式向外发布了基于这一新架构的“津逮”软硬件参考平台。
IBM Thomas J. Watson研究中心成立于1961年，是全球最负盛名、也是最大的工业研究机构之一，在全球六个大洲拥有12个实验室。在过去的半个多世纪中，该中心取得了一系列举世瞩目的科学技术成就，在动态随机存取存储器（DRAM）、FORTAN编程语言、关系数据库、铜互连发展等方面做了重大原始技术突破，产出了蓝色基因、Watson等著名的超级计算机系统，在人工智能、量子计算等领域处于国际领先地位。该中心不仅拥有诺贝尔奖获得者，也拥有对摩尔定律在50多年中的持续发展做出卓越贡献的著名科学家Bob Dennard。在国际上一些著名的工业研究机构出现困难或退出历史舞台的今天，T.J. Watson研究中心依然生机勃勃，扮演者全球技术创新中心的角色。
魏少军教授的报告中引用可重构计算芯片技术团队的主要学术成果如下：
学术专著
[1] 魏少军,刘雷波,尹首一.《可重构计算》,科学出版社, 2014年7月. ISBN: 9787030416346.
近三年发表代表性论文
[1] Zhaoshi Li, Leibo Liu, Yangdong Deng, Shouyi Yin, Yao Wang, Shaojun Wei, "Aggressive Parallelization of Irregular Applications on Reconfigurable Architectures," 44th International Symposium on Computer Architecture (ISCA), Toronto, Canada, June 22nd-28th, 2017 [计算机体系结构顶级会议]
[2] Shouyi Yin, Peng Ouyang, Shibin Tang, Fengbin Tu, Xiudong Li, Leibo Liu, Shaojun Wei. A 1.06-to-5.09 TOPS/W Reconfigurable Hybrid-Neural-Network Processor for Deep Learning Applications. 2017 Symposia on VLSI Technology and Circuits (VLSI), Kyoto, Japan, 2017.[集成电路设计领域顶级会议]
[3] L. Liu, J. Wang, J. Zhu, C. Deng, S. Yin, S. Wei, “TLIA: Efficient Reconfigurable Architecture for Control-Intensive Kernels with Triggered-Long-Instructions,”IEEE Transactions on Parallel and Distributed Systems (TPDS), vol. 27, no. 7, pp. 2143-2154, 2016. DOI: 10.1109/TPDS.2015.2477841. [计算机体系结构权威期刊]
[4] B. Wang, L. Liu, C. Deng, M. Zhu, S. Yin, S. Wei, “Against Double Fault Attacks: Injection Effort Model, Space and Time Randomization Based Countermeasures for Reconfigurable Array Architecture,” IEEE Transactions on Information Forensics and Security (TIFS), vol. 11, no. 6, pp. 1151 - 1164, 2016. DOI: 10.1109/TIFS.2016.2518130. [信息安全权威期刊]
[5] C. Yang, L. Liu, K. Luo, S. Yin, S. Wei, “CIACP: A Correlation- and Iteration-Aware Cache Partitioning Mechanism to Improve Performance of Multiple Coarse-Grained Reconfigurable Arrays,”IEEE Transactions on Parallel and Distributed Systems (TPDS), vol. 28, no. 1, pp. 29-43, January 2017. DOI: 10.1109/TPDS.2016.2554278. [计算机体系结构权威期刊]
[6] L. Liu, D. Wang, M. Zhu, Y. Wang, S. Yin, P. Cao, J. Yang, S. Wei, “An Energy-Efficient Coarse-Grained Reconfigurable Processing Unit for Multiple-Standard Video Decoding,” IEEE Transactions on Multimedia (TMM), vol. 17, no. 10, pp. 1706-1720, 2015. DOI: 10.1109/TMM.2015.2463735. [媒体处理领域权威期刊]
[7] Peng Ouyang, Shouyi Yin, Shaojun Wei. A Fast and Power Efficient Architecture to Parallelize LSTM based RNN for Cognitive Intelligence Applications. 2017 IEEE/ACM Design Automation Conference (DAC), Austin, US, 2017. [电子设计自动化领域顶级会议]
[8] Fengbin Tu, Shouyi Yin, Peng Ouyang, Shibin Tang, Leibo Liu, Shaojun Wei. Deep Convolutional Neural Network Architecture with Reconfigurable Computation Patterns. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Apr. 2017, DOI: 10.1109/TVLSI.2017.2688340. [集成电路设计领域权威期刊]
[9] Jianxin Guo, Shouyi Yin, Peng Ouyang, Leibo Liu, Shaojun Wei. Bit-width Based Resource Partitioning for CNN Acceleration on FPGA. IEEE International Symposium on Field-Programmable Custom Computing Machines (FCCM), Napa, US, 2017. [可重构计算领域顶级会议]
[10] Shouyi Yin, Dajiang Liu, Lifeng Sun, Xinhan Lin, Leibo Liu, Shaojun Wei. Learning Convolutional Neural Networks for Data-Flow Graph Mapping on Spatial Programmable Architectures. ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA), Monterey, US, 2017. [FPGA领域顶级会议]
近三年授权部分发明专利：
[1] 刘雷波, 朱建峰, 尹首一, 魏少军. 降低可重构阵列结构功耗的方法和低功耗可重构阵列结构, 专利号：ZL201310116340.6, 授权日期：2016年6月.
[2] 刘雷波, 王延升, 朱敏, 邹于佳等. 一种动态可重构处理单元阵列扩展的方法, 专利号：ZL201110242061.5, 授权日期：2016年3月.
[3] 尹首一, 欧阳鹏, 刘雷波, 魏少军. 用于物体检测的基于AdaBoost算法的可重构装置, 专利号：201310134177.6, 授权日期：2016年2月.
[4] 刘雷波, 王延升, 朱敏, 邹于佳等. 动态可重构处理器之间的数据传输方法、处理器和系统, 专利号：ZL201110140377.3, 授权日期：2016年1月.
[5] 刘雷波, 王延升, 朱敏, 邹于佳等.一种由软件方式生成动态可重构处理器配置信息的系统, 专利号：ZL201110201224.5, 授权日期：2016年1月.
[6] 王延升, 刘雷波, 朱敏, 戚斌等, 一种描述动态可重构阵列配置信息的方法, 专利号：ZL201110201400.5, 授权日期：2015年4月.
[7] 刘雷波, 朱敏, 王延升, 邹于佳等. 一种动态可重构处理器, 专利号：ZL201110407463.6, 授权日期：2015年3月.
[8] 朱敏, 刘雷波, 王延升, 王星等. 一种动态可重构阵列时序配置信息的生成方法, 专利号：ZL201110436164.5, 授权日期：2015年3月.
[9] 李兆石, 刘雷波, 尹首一, 朱敏等. 基于可重构技术的加解密算法中基本算子的提取方法, 专利号：ZL201210337898.2, 授权日期：2015年3月.
[10] 王延升, 刘雷波, 朱敏, 戚斌等. 动态可重构阵列调用配置信息的方法、缓存器和处理器, 专利号：ZL201110159501.0, 授权日期：2014年11月.